另外，从有利于电路集成实现和降低噪声系数的角度考虑，应当尽量避免使用大值电感。为了解决上述矛盾，可在M1的输入端设计一个小值 LC并联网络，以代替大值栅极电感 ，这里不再赘述[6]。
3.2.3 栅宽的选取及其相关参数的计算
由于电路的噪声性能和M1的栅宽的选取有必要的关系，理论上讲M1的栅宽越大噪声越小，但如果栅宽过大会面积增加，功耗增加，增益降低，这就需要在栅宽、功耗、增益等指标增加综合考虑论文网，权衡设计，图4所示电路中，按照功率约束条件，可以得到M1的最优栅宽表达式[7]：
 （10）
其中Cox是单位面积氧化层电容，L是有效栅长，两个参数有工艺决定，根TSMC0.18μmCMOS工艺参数计算得到Cox=8.91mF/m2，L=0.18μm，ω0=2π×2.0×109，Rs=50Ω，Qsp是最佳品质因数，噪声系数对于在3.5到5.5之间的Qsp值是不敏感的，我们取Qsp值为4.5，代入（10）计算得M1、M1的Wopt（M2的栅宽约为M1栅宽的十分之一）。
 （11）
 （12）
 （13）
取 为0.37 ，则有（3）、（8）、（9）式分别得：
 （14）
  （15）
 （16）
3.2.4 噪声的优化
根据有关文献的研究[7，8,9]，MOS管的最小噪声系数可以表示为：
 （17）
在功率约束条件下可得到最优器件的栅宽表达式论文网，如式（10）,对于栅宽为 Wopt 的器件，功率约束条件下的噪声系数为
 （18）
其中 和与MOS管的沟道长度有关，由工艺给出。
另外，为了为了进一步提高LNA的增益，利用一个小值ＬＣ并联网络代替大感值的栅极电感作为差分电路的负载阻抗[10,11]。综合考虑足够高的增益，足够多的线性范围和较低的功耗，LAN的工作电压1.8V，偏置直流电流0.7mA,功耗15mW 。
4 结 论
本文通过对共源共栅结构LAN的研究分析，从阻抗匹配、噪声系数、线性度、栅宽的最优化等方面对电路的性能进行了优化，设计出了一种2.0GHz的低噪声放大器。在 0.18 μm CMOS 工艺下，利用SpectreRF 软件对电路进行了仿真，结果显示，LNA的功率增益、阻抗匹配、噪声系数和线性度等参数都达到了良好的性能。
【参考文献】
[1]．杨芳等译.现代无线系统射频电路实用设计.卷II，有源电路与系统[M].西安：西安电子科技大学出版社.
[2]．新型集成电路简明手册及典型应用．[M]．西安：西安电子科技大学出版社，2005．
[3]．陈贵灿，张瑞智，程军.大规模集成电路设计[M]．北京：高等教育出版社，2005,7.
[4]．黄玉兰.射频电路理论与设计[M].北京：人民邮电出版社，2008，10.
[5]．华成英，童诗白.模拟电子技术基础[M].北京: 高等教育学出版社,2006.5
[6]．张炜，冯全源.一种新型输入匹配结构在低噪声放大器中的应用[J]. 微电子学，2007,6：425-427．
[7]．LEE T H.The design of CMOSradio frequencyintegrated circuits，second edition [M ].北京：电子工业出版社，2005.
[8]．Wes Hayward;Tick Campbell;Bob.著 邹永忠，杨惠生，吴娜达等译.射频电路设计实战宝典[M]. 北京: 人民邮电出版社, 2006.
[9]．黄智伟.射频功率放大器电路设计[M].西安：西安电子科技大学出版社，2009-02-01
[10]．张炜，冯全源．CMOS低噪声放大器中的输入匹配研究与设计[J] .半导体技术，2007,6：486-489
[11]．曹克，杨华中，汪惠．低电压低功耗CMOS射频低噪声放大器的研究进展[J] .微电子学，2003,8：317-323．
2/2 首页 上一页 1 2 |
