欢迎来到论文网! 识人者智,自知者明,通过生日认识自己! 生日公历:
网站地图 | Tags标签 | RSS
论文网 论文网8200余万篇毕业论文、各种论文格式和论文范文以及9千多种期刊杂志的论文征稿及论文投稿信息,是论文写作、论文投稿和论文发表的论文参考网站,也是科研人员论文检测和发表论文的理想平台。lunwenf@yeah.net。
您当前的位置:首页 > 科技论文 > 计算机论文

H中STM-16/STM-1解复用的设计及FPGA实现-论文网

时间:2014-11-24  作者:刘桂秋

论文摘要:三网融合的实行对传输网系统提出了更高的要求,促使传输系统升级、带宽的扩展。硬件升级资金耗费较多,而FPGA器件的有很多优点,采用FPGA设计可以降低成本,缩短设计周期。基于此采用了FPGA技术,设计SDH中解复用模块。介绍了SDH原理以及STM_N帧结构及解复用方式,STM-16/STM-1解复用的设计过程,分模块论述,对每个模的设计方法详细论述,包括原理及实现方法。最终给出了仿真结果,提供了实现平台。
论文关键词:同步数字传输体系,帧定位,并行解码

1引言

SDH作为当今世界信息领域在传输技术方面的发展和应用的热点,其有效地结合了高速大容量光纤传输技术和智能网络技术。而现有的SDH设备体积比较大,本文使用FPGA设计了STM-16解复用过程,简化了设备的体积,可以重复配置,实现比较方便、灵活,突现出SDH的优越性。

2SDH原理

SDH全称叫做同步数字传输体系,是一种传输的体制(协议)。这种传输体制规范了数字信号的帧结构、复用方式、传输速率等级、接口码型等特性。

2.1STM_N帧结构

按照ITU-TG.707的规定,SDH基本信号传输结构等级是同步传输模块-STM_1,相应的网络节点速率是155.52Mbit/s,更高级的STM_N模块是通过将低速率等级的信息模块通过字节间插同步复用而成的,复用的个数是4的倍数,其速率等级是155.52Mbit/s的N倍,目前SDH仅支持N=1、4、16、256。

STM_N的帧结构由3部分组成:段开销(SOH),包括再生段开销(RSOH)和复用段开销(MSOH);管理单元指针(AU-PTR);信息净负荷(PayLoad)。STM_N的帧结构如图一所示。

图一STM_N的帧结构

2.2STM_N复用方式

ITU_T规定了一整套完整的复用结构,此复用结构包括了一些基本单元:C-容器,VC-虚容器,TU-支路单元,TUG-支路单元组,AU-管理单元,AUG-管理单元组。这些复用单元的下标表示此复用单元相应的信号级别。

尽管一种信号复用成SDH的STM_N信号路线有多种,但是对于一个国家或地区则必须复用路线唯一化。我国的光同步传输网技术体制规定了以2Mbit/s为基础的PDH系列作为SDH的有效负荷。

3解复用设计过程

对于一个完整STM_16/STM_1过程:经过光电转换的STM_16信号进入接收端,再经过时钟和数据恢复、串并转换、帧定位、BIP校验、并行解扰码,才能得到按帧格式输出地STM_1信号。此后再经过通道开销处理、指针解释及调整、净负荷定位,就可以获得装载进STM_16中的数据。

3.1模块设计

STM_16/STM_1具体实现过程可划分为9个功能模块,按其在解复用中的先后顺序加以介绍,其中每个功能模块还可以划分若干子功能模块。图二所示为设计结构的流程图。

图二设计流程图

3.2时钟转换模块

由于所用的开FPGA发板的输入时钟是100MHz,而并行16bit的STM-16信号的同步时钟是155.52MHz,需要进行时钟转换。

该模块采用了Xilinx的IP核,例化了一个DCM_ADV和一个PLL_ADV。输入时钟经过DCM_ADV完成100MHz到155.52MHz的转化,在经过PLL_ADV锁相,减少抖动和偏移,得到比较纯净的定时时钟155.52MHz。

3.3STM_16存储器

由于STM_16的串行帧节点速率为2488.32MHz,其同步码组匹配的脉冲宽度近似只有0.4018ns,对于FPGA器件的工艺条件很难达到稳定性能,故而在接收端先经过串并转换装置把串行数据转换成并行16bit数据,在输入到FPGA开发板中,这样得到的数据脉冲识别宽度为串行方式的16倍,即为6.430ns,可以满足FPGA的工艺要求。

串并转换器输出的并行16比特数据通过32位移位寄存器转化为并行32比特数据,得到的数据作为帧定位模块的输入。

3.4帧定位模块

并行帧定位检测模块通过对输入的并行数据进行移位,不断与帧同步码组A1A2以双字节为单位进行匹配比较,至连续两次识别到帧同步码组出现在两帧的同一位置,进行选通帧同步使能信号head_out,该信号作为对帧头的识别,为STM_16帧操作提供保障。根据帧同步使能信号,把并行输入的STM_16信号转换成按帧格式输出,得到的数据可以需要进一步进行奇偶校验。

帧失步处理模块

在接收端,当连续五帧以上收不到正确的A1A2字节,即连续五帧以上无法识别帧头A1A2,那么接收端进入帧失步状态,产生帧失步告警OOF;若OOF持续3ms,则进入帧丢失状态,产生帧丢失告警LOF,下插AIS信号。在LOF状态下,若接收端连续1ms以上又处于定帧状态,即恢复正常工作状态。

3.5BIP奇偶校验模块

BIP奇偶校验是SDH检测误码的方式,主要有BIP-8、BIP-24,这种方法简单易实现,但是如果在同一帧内出现偶数个误码检测就出现了误差。BIP-8计算是对所有字节进行异或运算,结果存放在再生段开销的B1字节内;BIP-24是对除了再生段开销以外的所有字节进行异或运算,结果存放在复用段开销的3个B2字节内。

在帧定位正常情况下,接收端在解扰码前要对一帧进行BIP-8计算,并与下一帧解扰码后的存放在RSOH中的B1比特进行比较,如果不一致就产生再生误码段开销告警;同时也对除了再生段开销以外的所有字节进行BIP-24计算,结果与下一帧解扰码后的存放在MSOH中的3个B2字节进行比较,以检测是否存在误码。

查看相关论文专题
加入收藏  打印本文
上一篇论文:基于FPGA逻辑分析仪的设计_只读存储-论文网
下一篇论文:W中协同感知建模及动态信息过滤机制实现方法的研究-论文网
科技论文分类
科技小论文 数学建模论文
数学论文 节能减排论文
数学小论文 低碳生活论文
物理论文 建筑工程论文
网站设计论文 农业论文
图书情报 环境保护论文
计算机论文 化学论文
机电一体化论文 生物论文
网络安全论文 机械论文
水利论文 地质论文
交通论文
相关计算机论文
    无相关信息
最新计算机论文
读者推荐的计算机论文