| 使用SignalTapⅡ后，系统设计将要占用部分RAM，因为在实际监测中，将测得的样本信号暂存于目标器件中的嵌入式RAM中，然后通过期间的JTAG端口和ByteBlasterⅡ下载线将采得的信息传出，送于计算机进行分析。对本设计完整程序运用SignalTapⅡ嵌入式逻辑分析仪得到的仿真波形图如图2所示。
图2 运用SignalTapⅡ嵌入式逻辑分析仪得到仿真波形图。
4、 硬件调试
当程序进行仿真且结果正确后，我们便将程序下载到实验板上进行硬件测试。使用的是Mars-EDA Cyclone PFGA开发板进行调试。我们将用实验板上的Mars-EDA Cyclone核心板上的主芯片 EP1C3T144来模拟SPI的主器件由它发数据给从器件；将带有SPI接口的TLC5615芯片作为从器件进行数据的接收。在这，将一个并行数据发送给主芯片，在其内部进行并串的转化，输出给从器件。从器件将收到的数据存储移位后在DOUT端输出，同时进行数模转化，并将转化后的结果在OUT端输出。故我们可将DOUT端口用作反馈数据的输出送给主器件。
5 结论
本设计采用VHDL语言来设计SPI的IP核，实现了SPI的基本功能。从程序设计方面来看，主要是将时钟信号与移位控制结合起来以实现两个SPI接口之间的的基本通信的。在完成了基本的通信之后，便结合SPI接口通信时的状态和模式设计了模式和时钟频率的选择。由于在设计中并没有涉及到如何使用一个SPI主器件来控制多个从器件，也没有涉及到数据同步的问题，所以还有许多技术问题没有涉及和解决。因此，在后续设计中，应进一步完善设计，以解决更多的技术上，实际中的问题，更好地实现SPI总线时序电路的模拟。
参考文献
[1] 潘 松. 王国栋.VHDL实用教程[M].成都: 电子科技大学出版社, 20001.
[2] 刘昌华.数字逻辑EDA设计与实践[M].北京：国防工业出版社，2006.
2/2 首页 上一页 1 2 |
