论文导读：FSK调制VHDL程序仿真图如图2所示，载波f1和f2分别是通过对clk的12分频和2分频得到的。在解调器的设计中,已调信号是连续的波形，有两个不同的频率，在FPGA实验平台上，已调信号可以通过矩形脉冲来代替，在一定的时间内，通过检测时钟上升沿来确定输入信号的频率，从而判断出基带信号。整个设计使用VHDL语言编写，以EP1K30144-3为下载的目标芯片，在MAX+PLUSⅡ软件平台上进行布局布线后进行波形仿真，得到了正确的波形。传统的FSK调制解调方式都是采用硬件电路实现，电路复杂、调试不便，采用VHDL语言用FPGA来实现的调制解调方式，设计灵活、修改方便，有效地缩小了系统的体积，增加了可靠性，具有良好的可移植性及产品升级的系统性。
关键词：FSK，调制，解调，VHDL
频移键控（FSK）是用不同频率的载波来传送数字信号，并用数字基带信号控制载波信号的频率。具有抗噪声性能好、传输距离远、误码率低等优点[1]。在中低速数据传输中，特别是在衰落信道中传输数据时，有着广泛的应用。但传统的用硬件实现FSK的方法，特别是相干解调需要提取载波，设备相对比较复杂,成本比较高。本文基于 FPGA 芯片，采用 VHDL语言提出了一种 FSK调制解调器的实现方法。
1 . FSK调制
FSK调制的核心部分包括分频器、二选一选通开关等。图1[2]中的两个分频器分别产生两路数字载波信号；二选一选通开关的作用是：以基带信号作为控制信号，当基带信号为“0”，选通载波f1；当基带信号为“1”时，选通载波f2。从选通开关输出的信号就是数字FSK信号，调制信号为数字信号。
图1 FSK调制方框图
FSK调制VHDL程序仿真图如图2所示，载波f1和f2分别是通过对clk的12分频和2分频得到的。
图2 FSK调制VHDL程序仿真图
2.FSK解调
在解调器的设计中,已调信号是连续的波形，有两个不同的频率，在 FPGA实验平台上，已调信号可以通过矩形脉冲来代替，在一定的时间内，通过检测时钟上升沿来确定输入信号的频率，从而判断出基带信号。在本设计中，先设计一个同步信号，即当同步信号start为高电平时开始解调。论文格式。
图3 FSK解调方框图
图4是依照图3[2]编写VHDL语言解调程序得到的时序仿真图，在仿真图中，clk是输入的时钟信号，start信号为高电平，编辑输入调制信号x，通过时序仿真得出结果。论文格式。从图中可以看出，输出信号 y有延迟。计数器q计数时钟信号clk的上升沿，m计数输入调制信号的上升沿，计数器q计数到11时清零，若计数器q为10时，m计数小于等于3则判基带信号为“0”，否则判为“1”。论文格式。
图4 FSK解调VHDL程序仿真图
3.结论
整个设计使用VHDL语言编写，以EP1K30144-3为下载的目标芯片，在MAX+PLUSⅡ软件平台上进行布局布线后进行波形仿真，得到了正确的波形。结果正确无误，经验证满足预期的设计指标要求，且其整个工作过程可通过软件波形仿真，或是实际硬件电路通过示波器来直观、清晰观察。传统的FSK调制解调方式都是采用硬件电路实现，电路复杂、调试不便，采用VHDL语言用FPGA来实现的调制解调方式，设计灵活、修改方便，有效地缩小了系统的体积，增加了可靠性，具有良好的可移植性及产品升级的系统性。
参考文献
[1] 陈华鸿.频移键控(FSK)及其最新应用[J ].现代计算机,2000(9) :36-39.
[2] 段吉海，黄智伟. 基于CPLD/FPGA的数字通信系统建模与设计[M]. 北京:电子工业出版社，2004.
|
