欢迎来到论文网! 识人者智,自知者明,通过生日认识自己! 生日公历:
网站地图 | Tags标签 | RSS
论文网 论文网8200余万篇毕业论文、各种论文格式和论文范文以及9千多种期刊杂志的论文征稿及论文投稿信息,是论文写作、论文投稿和论文发表的论文参考网站,也是科研人员论文检测和发表论文的理想平台。lunwenf@yeah.net。
您当前的位置:首页 > 科技论文 > 机电一体化论文

高速宽频带信号发生器的设计_无源滤波器-论文网

时间:2015-03-18  作者:童子权,张兰英

论文摘要:本设计结合DDS的基本原理以AD9954为核心,设计了一款采用PHILIPS公司的ARM7系列芯片LPC2132作为微处理器,产生频率高达160MHz正弦信号波形的信号发生器。本文主要介绍该信号发生器的设计方案,给出了硬件结构框图和部分软件控制程序,详细分析了电路工作的原理,简要介绍了AD9958的基本特性、内部结构、引脚功能及控制应用。
论文关键词:直接数字合成技术,无源滤波器

0引言

信号发生器又称信号源或振荡器,在生产实践和科技领域中有着广泛的应用。例如在通信、广播、电视系统中,都需要射频发射,即载波,把音频、视频信号或脉冲信号发射出去,则需要能产生高频的振荡器。随着现代通信技术不断的发展,对信号源的输出波形种类、频率范围、分辨率、精确度等提出很高的要求,高频信号源更被誉为是现代电子系统的心脏,因此制作一台高频正弦信号发生器具有很高的实际价值。

1DDS技术简介

DDS是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术,DDS系统的核心是相位累加器,如图:DDS它由一个加法器和一个相位寄存器组成,每来一个时钟,相位寄存器以频率控制字M增加,相位寄存器的输出与相位控制字相加,然后输出去寻址正弦查询表里面存储的波形幅度数据。正弦查询表包含一个周期正弦波的数字幅度信息,每个地址对应正弦波中0~360范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号,驱动DAC,输出模拟量。相位寄存器每经过2/M(N为相位寄存器位数)个fc时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位置,整个DDS系统输出一个正弦波。

由取样定理可知,所产生的信号频率不能超过时钟频率的一半,在实际运用中,为了保证信号的输出质量,输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。

由于DDS技术具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、易于集成等优点。在一些需要高频率分辨率、低相位噪声、宽带宽的应用场合,DDS技术具有其他频率合成无法比拟的优势。

2系统硬件设计

该波形发生器主要由DDS模块AD9954、ARM7控制电路、键盘、液晶显示、调理电路等部分组成,系统的结构框图如图1所示。

图1系统结构框图

2.1ARM7控制电路

以LPC2132作为控制电路的核心,利用其丰富的I/O资源和功能强大的事件管理器模块,对各外围电路的实时控制,控制波形输出时所需的各种参数,实现系统的功能。

LPC2132是基于一个支持实时仿真和嵌入式跟踪的32/16位ARM7TDMI-SCPU的微控制器,并带有32Kb、64Kb、521Kb的嵌入的高速Flash存储器。128位宽度得存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%,而性能的损失却最小。

用LPC2132的P1.16-P1.19以及P0.27口模拟的SPI口将时钟信号、数据信号以及其他控制信号传送到后续电路以产生波形。扩展SP708作为复位监控电路,扩展24LC04B作为标定参数存储器。

2.2波形发生电路

AD9954是美国ADI公司采用先进的DDS技术生产的具有高集成度的电路器件。其主要性能如下:

(1)DDS采样率可达400MSPS,可产生200MHz的模拟正弦波。

(2)内部集成14位DAC和超高速内置比较器,可产生高稳定度的方波输出。

(3)超低功耗:1.8V供电的情况下,功耗小于250mW。

(4)内有可编程的相位/幅度抖动电路;可以减小因为相位截断和DAC量化误差带来的杂散。

(5)内含1024x32位RAM,可实现内部高速调制功能,还可以提供自定义的线性扫频操作模式。

(6)串行I/O口输入控制字可实现快速变频且具有良好的频率分辨率。

控制电路在上电复位后AD9954进行配置,写入相应控制字,在配置字正确的情况下,AD9954的输出管脚输出信号,经过外部的无源滤波器及整形电路后就可以得到符合要求的波形。波形发生电路采用AD9954作为核心器件来产生原始的所需波形。

AD9954应用电路连接如图2:

I/OUPDATE:该引脚上升沿将内部存储器中内容送至I/O寄存器。引脚电平的建立和保持与SYNC-CLK输出信号有关。

RESET:芯片复位段

IOSYNC:异步串行端口控制复位引脚。为1时当前I/O操作立即停止;为0时开始新的I/O操作。

CS:片选端,低电平有效,允许多芯片公用I/O总线。

SCLK:I/O操作的串行数据时钟输入端。

PS1和PS0:选择4个RAM段控制字区中的一个。

图2AD9954应用电路

由LPC2132产生的模式控制字、频率控制字、相位控制字和幅度控制字按相应的寄存器地址通过上述七个端口写入AD9954,使其输出特定频率、相位和幅值的信号。

IOUT和IOUT*:DAC输出端,后接上拉电阻,并转化为单端电压输出。

COMP-IN和COMP-IN*:高速比较输入端。

AD9954输出波形经低通滤波器滤波后分两路,一路作为AD9954的输入,经其内置的高速比较器比较输出稳定的方波。一路经调理电路调理后输出高频正弦波(最高160MHz)。

查看相关论文专题
加入收藏  打印本文
上一篇论文:虚拟仪器技术在湿度测控中的应用-论文网
下一篇论文:浅析珊溪电厂3号机调速器改造_系统改造-论文网
科技论文分类
科技小论文 数学建模论文
数学论文 节能减排论文
数学小论文 低碳生活论文
物理论文 建筑工程论文
网站设计论文 农业论文
图书情报 环境保护论文
计算机论文 化学论文
机电一体化论文 生物论文
网络安全论文 机械论文
水利论文 地质论文
交通论文
相关机电一体化论文
    无相关信息
最新机电一体化论文
读者推荐的机电一体化论文